# 日本国特許庁 PCT/JP 2004/004650 JAPAN PATENT OFFICE

31. 3. 2004

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出願年月日 Date of Application:

2003年 6月30日

出願番号 Application Number: 特願2003-188057

[ST. 10/C]:

[JP2003-188057]

RECEIVED

2 7 MAY 2004

WIPO PCT

出 願 人
Applicant(s):


松下電器産業株式会社

特許

特許庁長官 Commissioner, Japan Patent Office PRIÓRITY DOCUMENT
SUBMITTED OR TRANSMITTED IN
COMPLIANCE WITH
RULE 17.1(a) OR (b)

2004年 5月14日

今井康



【書類名】

特許願

【整理番号】

2032450140

【提出日】

平成15年 6月30日

【あて先】

特許庁長官 殿

【国際特許分類】

G11C 11/14

【発明者】

【住所又は居所】

大阪府門真市大字門真1006番地 松下電器産業株式

会社内

【氏名】

村上 元良

【発明者】

【住所又は居所】

大阪府門真市大字門真1006番地 松下電器産業株式

会社内

【氏名】

後藤 泰宏

【特許出願人】

【識別番号】

000005821

【氏名又は名称】

松下電器産業株式会社

【代理人】

【識別番号】

110000040

【氏名又は名称】

特許業務法人池内・佐藤アンドパートナーズ

【代表者】

池内 寛幸

【電話番号】

06-6135-6051

【先の出願に基づく優先権主張】

【出願番号】

特願2003-96246

【出願日】

平成15年 3月31日

【手数料の表示】

【予納台帳番号】

139757

【納付金額】

21,000円

1

【提出物件の目録】

【物件名】

明細書

ページ: 2/E

【物件名】

図面 1

【物件名】

要約書 1

【包括委任状番号】 0108331

【プルーフの要否】

要

## 【書類名】 明細書

【発明の名称】 メモリ素子とこれを用いたメモリならびにメモリ素子の製造方法

## 【特許請求の範囲】

【請求項1】 情報を保持するメモリーセルと、前記メモリーセルに情報を記録する制御部と、前記メモリーセルから情報を読み出す検知回路とを含み、

前記検知回路は、前記メモリーセルから独立しているメモリ素子。

【請求項2】 情報を保持する複数のメモリーセルと、

前記メモリーセルに情報を記録する制御部と、

前記メモリーセルの近傍に配置され、かつ、前記メモリーセルから情報を読み 出す検知回路とを含み、

前記検知回路は、トランジスタを含み、

前記トランジスタは、前記複数のメモリーセルに対応する複数のチャネルと、 少なくとも2つの前記チャネルの上方に配置され、前記少なくとも2つのチャネ ルに対応する1つのゲート電極とを含み、

前記メモリーセルに記録された情報に応じて前記チャネルの電気的特性が異なることによって、前記トランジスタの電気的な出力が異なるメモリ素子。

【請求項3】 前記トランジスタが、前記複数のチャネルの上方に配置された 1つのゲート電極を有する請求項2に記載のメモリ素子。

【請求項4】 前記トランジスタが、MOSトランジスタである請求項2に記載のメモリ素子。

【請求項5】 前記トランジスタは、前記メモリーセルに記録された情報に応じて電気抵抗値が異なる請求項2に記載のメモリ素子。

【請求項6】 前記トランジスタが、ゲート電極とドレイン電極とを等電位に したトランジスタである請求項2に記載のメモリ素子。

【請求項7】 前記検知回路が、複数の前記トランジスタを含む請求項2に記載のメモリ素子。

【請求項8】 隣あった一組の前記トランジスタにおいて、一方の前記トランジスタのゲート電極と、他方の前記トランジスタのソース電極とが等電位である

請求項7に記載のメモリ素子。

【請求項9】 前記トランジスタにおけるゲート電極と半導体基板との間に配置されている絶縁層の面積が、前記ゲート電極の面積よりも大きい請求項2に記載のメモリ素子。

【請求項10】 前記絶縁層が、ソース電極およびドレイン電極の双方に接している請求項9に記載のメモリ素子。

【請求項11】 前記トランジスタにおけるソース電極の表面と、ゲート電極の表面と、ドレイン電極の表面とが同一の高さにある請求項2に記載のメモリ素子。

【請求項12】 前記トランジスタが、マルチゲート型トランジスタである請求項2に記載のメモリ素子。

【請求項13】 前記メモリーセルが、不揮発性の固体メモリである請求項2 に記載のメモリ素子。

【請求項14】 前記メモリーセルが磁性体を含み、

前記制御部は、前記磁性体に磁界を印加して前記磁性体の磁化状態を変化させ ることによって情報を記録する磁界発生部を含み、

前記トランジスタは、前記磁性体の前記磁化状態に応じて電気的な出力が異なる請求項2に記載のメモリ素子。

【請求項15】 前記第1の磁界発生部が、磁界を誘起する配線を含む請求項14に記載のメモリ素子。

【請求項16】 前記磁性体が、フェリ磁性材料、希土類-遷移金属系磁性材料、フェライトおよび遷移金属を含む酸化物からなる強磁性材料から選ばれる少なくとも1種の材料を含む請求項14に記載のメモリ素子。

【請求項17】 前記磁性体が、保磁力の異なる複数の成分を含む多元系の磁性材料からなる請求項14に記載のメモリ素子。

【請求項18】 前記磁性体の飽和磁化の値が極大となる温度が、80℃~3 00℃の範囲である請求項14に記載のメモリ素子。

【請求項19】 前記磁性体のキュリー温度が、100℃以上である請求項14に記載のメモリ素子。

- 【請求項20】 前記磁性体が、前記磁性体の前記検知回路に面している面に対して垂直な方向に磁束の成分を有する請求項14に記載のメモリ素子。
  - 【請求項21】 複数の前記メモリーセルを含む請求項2に記載のメモリ素子
- 【請求項22】 前記メモリーセルが、前記トランジスタの1つのチャネルに 対応して複数配置されている請求項21に記載のメモリ素子。

0

- 【請求項23】 前記複数のメモリーセルの各々に対応した前記制御部を含む 請求項21に記載のメモリ素子。
- 【請求項24】 請求項1~23のいずれかに記載のメモリ素子と、前記メモリ素子に情報を記録するための情報記録用導体線と、前記情報を読み出すための情報読出用導体線を含むメモリ。
- 【請求項25】 複数の前記メモリ素子を含み、前記複数のメモリ素子がマトリクス状に配置されている請求項24に記載のメモリ。
- 【請求項26】 前記メモリ素子の電気的な出力を参照するための素子を含む 請求項24に記載のメモリ。
- 【請求項27】 (i) 複数のチャネルと、少なくとも2つの前記チャネルの上方に配置され、前記少なくとも2つのチャネルに対応する1つのゲート電極とを含むトランジスタを含む検知回路を、半導体基板の表面に形成する工程と、
- (ii) メモリーセルと前記半導体基板とによって前記検知回路を挟むように、 前記メモリーセルを前記検知回路の近傍に形成する工程と、
- (iii) 前記メモリーセルの近傍に、前記メモリーセルに情報を記録する制御部を形成する工程とを含み、
- 前記(ii)の工程において、前記メモリーセルは、前記チャネルに対応するように形成されるメモリ素子の製造方法。
- 【請求項28】 前記トランジスタが、前記複数のチャネルの上方に配置された1つのゲート電極を有する請求項27に記載のメモリ素子の製造方法。
- 【請求項29】 前記トランジスタがMOSトランジスタである請求項27に 記載のメモリ素子の製造方法。
  - 【請求項30】 前記トランジスタにおけるソース電極の表面と、ゲート電極

の表面と、ドレイン電極の表面とが同一の高さにある請求項27に記載のメモリ 素子の製造方法。

【請求項31】 前記メモリーセルが磁性体であり、

前記(ii)の工程において、前記メモリーセルを、前記メモリーセルから生じる磁束を前記検知回路が検知するように前記検知回路の近傍に形成する請求項27に記載のメモリ素子の製造方法。

# 【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明は、メモリ素子とこれを用いたメモリならびにメモリ素子の製造方法に 関する。

[0002]

【従来の技術】

従来、ランダムアクセスメモリ(RAM)として、DRAM、SRAMに代表 される半導体メモリが広く用いられている。半導体メモリは、微細加工技術の進 歩による高集積化、量産技術の進歩による低コスト化が進んでおり、様々な製品 、デバイスのメモリとして幅広く普及している。

[0003]

また、近年、磁気抵抗効果を用いたRAMである磁気抵抗効果メモリ(MRAM)が開発されている(例えば、特許文献1、参照)。MRAMは、繰り返し記録特性に優れており、また、半導体メモリに比べて読み出し時間が高速であるなどの優れた特性を有していることから、次世代のRAMとして盛んに開発が進められている。

[0004]

その他、現在用いられている、あるいは開発が進められているRAMには、強誘電体などを用いた電荷蓄積型のメモリや、材料の相転移現象を利用した相変化型のメモリなどがある。

[0005]

【特許文献1】

## 特開2002-533916号公報

## [0006]

#### 【発明が解決しようとする課題】

本発明は、これら従来のメモリとは構造が異なり、また、特性に優れるメモリ素子とその製造方法とを提供することを目的とする。また、上記メモリ素子を用いることによって、特性に優れるメモリを提供することを目的とする。

## [0007]

# 【課題を解決するための手段】

上記目的を達成するために、本発明のメモリ素子は、情報を保持するメモリーセルと、前記メモリーセルに情報を記録する制御部と、前記メモリーセルから情報を読み出す検知回路とを含み、前記検知回路は、前記メモリーセルから独立している。

#### [0008]

また、本発明のメモリ素子は、情報を保持する複数のメモリーセルと、前記メモリーセルに情報を記録する制御部と、前記メモリーセルの近傍に配置され、かつ、前記メモリーセルから情報を読み出す検知回路とを含み、前記検知回路は、トランジスタを含み、前記トランジスタは、前記複数のメモリーセルに対応する複数のチャネルと、少なくとも2つの前記チャネルの上方に配置され、前記少なくとも2つのチャネルに対応する1つのゲート電極とを含み、前記メモリーセルに記録された情報に応じて前記チャネルの電気的特性が異なることによって、前記トランジスタの電気的な出力が異なってもよい。

# [0009]


本発明のメモリ素子では、前記トランジスタが、前記複数のチャネルの上方に 配置された1つのゲート電極を有していてもよい。

# [0010]

本発明のメモリ素子では、前記トランジスタが、MOSトランジスタであってもよい。

# [0011]

本発明のメモリ素子では、前記トランジスタは、前記メモリーセルに記録され



#### [0012]

本発明のメモリ素子では、前記トランジスタが、ゲート電極とドレイン電極と を等電位にしたトランジスタであってもよい。

#### [0013]

本発明のメモリ素子では、前記検知回路が、複数の前記トランジスタを含んでいてもよい。

#### [0014]

本発明のメモリ素子では、隣あった一組の前記トランジスタにおいて、一方の 前記トランジスタのゲート電極と、他方の前記トランジスタのソース電極とが等 電位であってもよい。

#### [0015]

本発明のメモリ素子では、前記トランジスタにおけるゲート電極と半導体基板 との間に配置されている絶縁層の面積が、前記ゲート電極の面積よりも大きくて もよい。

## [0016]

本発明のメモリ素子では、前記絶縁層が、ソース電極およびドレイン電極の双 方に接していてもよい。

# [0017]

本発明のメモリ素子では、前記トランジスタにおけるソース電極の表面と、ゲート電極の表面と、ドレイン電極の表面とが同一の高さにあってもよい。

# [0018]

本発明のメモリ素子では、前記トランジスタが、マルチゲート型トランジスタ であってもよい。

# [0019]

本発明のメモリ素子では、前記メモリーセルが、不揮発性の固体メモリであってもよい。

# [0020]

本発明のメモリ素子では、前記メモリーセルが磁性体を含み、前記制御部は、

前記磁性体に磁界を印加して前記磁性体の磁化状態を変化させることによって情報を記録する磁界発生部を含み、前記トランジスタは、前記磁性体の前記磁化状態に応じて電気的な出力が異なってもよい。

#### [0021]

本発明のメモリ素子では、前記磁界発生部が、磁界を誘起する配線を含んでもよい。

## [0022]

本発明のメモリ素子では、前記磁性体が、フェリ磁性材料、希土類-遷移金属 系磁性材料、フェライトおよび遷移金属を含む酸化物からなる強磁性材料から選 ばれる少なくとも1種の材料を含んでいてもよい。

## [0023]

本発明のメモリ素子では、前記磁性体が、保磁力の異なる複数の成分を含む多 元系の磁性材料からなる磁性体であってもよい。

#### [0024]

本発明のメモリ素子では、前記磁性体の飽和磁化の値が極大となる温度が、 8  $0 \, \mathbb{C} \sim 3 \, 0 \, 0 \, \mathbb{C}$ の範囲であってもよい。

# [0025]

本発明のメモリ素子では、前記磁性体のキュリー温度が、100℃以上であってもよい。

# [0026]

本発明のメモリ素子では、前記磁性体が、前記磁性体の前記検知回路に面している面に対して垂直な方向に磁束の成分を有していてもよい。

# [0027]

本発明のメモリ素子では、複数の前記メモリーセルを含んでいてもよい。

# [0028]

本発明のメモリ素子では、前記メモリーセルが、前記トランジスタの1つのチャネルに対応して複数配置されていてもよい。

# [0029]

本発明のメモリ素子では、前記複数のメモリーセルの各々に対応した前記制御

部を含んでいてもよい。

## [0030]

次に、本発明のメモリは、上記いずれかに記載のメモリ素子と、前記メモリ素 子に情報を記録するための情報記録用導体線と、前記情報を読み出すための情報 読出用導体線を含んでいる。

## [0031]

本発明のメモリでは、複数の前記メモリ素子を含み、前記複数のメモリ素子がマトリクス状に配置されていてもよい。

## [0032]

本発明のメモリでは、前記メモリ素子の電気的な出力を参照するための素子を含んでいてもよい。

## [0033]

次に、本発明のメモリ素子の製造方法は、

- (i) 複数のチャネルと、少なくとも2つの前記チャネルの上方に配置され、 前記少なくとも2つのチャネルに対応する1つのゲート電極とを含むトランジス タを含む検知回路を、半導体基板の表面に形成する工程と、
- (ii) メモリーセルと前記半導体基板とによって前記検知回路を挟むように、 前記メモリーセルを前記検知回路の近傍に形成する工程と、
- (iii) 前記メモリーセルの近傍に、前記メモリーセルに情報を記録する制御部を形成する工程とを含み、
- 前記(ii)の工程において、前記メモリーセルは、前記チャネルに対応するように形成される。

# [0034]

本発明のメモリ素子の製造方法では、前記トランジスタが、前記複数のチャネルの上方に配置された1つのゲート電極を有していてもよい。

## [0035]

本発明のメモリ素子の製造方法では、前記トランジスタがMOSトランジスタ であってもよい。

# [0036]

本発明のメモリ素子の製造方法では、前記トランジスタにおけるソース電極の表面と、ゲート電極の表面と、ドレイン電極の表面とが同一の高さにあってもよい。

## [0037]

本発明のメモリ素子の製造方法では、前記メモリーセルが磁性体であり、

前記(ii)の工程において、前記メモリーセルを、前記メモリーセルから生じる磁束を前記検知回路が検知するように前記検知回路の近傍に形成してもよい。

#### [0038]

## 【発明の実施の形態】

以下、本発明の実施の形態について、図面を参照しながら説明する。なお、以下の実施の形態において、同一の部分については同一の符号を付して重複する説明を省略する場合がある。

## [0039]

最初に、本発明のメモリ素子について説明する。

## [0040]

本発明のメモリ素子は、情報を保持するメモリーセルと、メモリーセルに情報 を記録する制御部と、メモリーセルから情報を読み出す検知回路とを含んでいる 。また、検知回路は、メモリーセルから独立している。

# [0041]

従来の代表的なメモリである半導体メモリ(例えば、DRAM、SRAMなど)では、情報の記録および読み出しを行う回路内に、情報を記録する領域が形成されている。例えば、DRAMでは、集積回路中に形成されたコンデンサに電荷を蓄えることによって情報が記録され、コンデンサから電荷を取り出すことによって情報が読み出される。SRAMでは、集積回路中の双安定回路によって情報の記録/読み出しが行われる。また、磁気抵抗効果を利用したメモリであるMRAMでは、磁気抵抗効果を発生する多層構造が、記憶媒体であると同時に読み出し部を兼ねている。

# [0042]

これに対して、本発明のメモリ素子では、メモリーセルに蓄えられた情報は、

メモリーセルとは独立した検知回路から読み出される。このため、記録および読み出し特性が安定したメモリ素子とすることができる。また、メモリーセルに用いる材料やメモリーセルの構成を選択したり、検知回路の構成を選択したりすることによって、様々な効果をさらに選択することも可能になる。上記効果の具体例については、明細書中にその都度述べることとする。

#### [0043]

メモリーセルは、メモリーセル自身に記録された情報に応じて、その物理的特性あるいは化学的特性が異なればよい。例えば、コンデンサ、相転移材料を含むメモリーセルであってもよいし、あるいは後述するような磁性体を含むメモリーセルであってもよい。例として磁性体を含むメモリーセルの場合、例えば、磁性体が、記録した情報に応じて磁化方向が異なればよい。検知回路は、例えば、メモリーセルの物理的あるいは化学的特性に応じて、電気的な出力が異なればよい。例えば、後述するように、トランジスタを含み、そのトランジスタがメモリーセルに記録された情報に応じて、電気的な出力が異なるトランジスタであればよい。本発明のメモリ素子の具体例については後述する。

## [0044]

図1は、本発明のメモリ素子の一例を示す模式断面図である。図1に示すメモリ素子1は、情報を保持する複数のメモリーセル2と、メモリーセル2に情報を記録する制御部3と、メモリーセル2の近傍に配置され、かつ、メモリーセル2から情報を読み出す検知回路4とを含んでいる。また、検知回路4は、トランジスタ5を含んでいる。トランジスタ5は、複数のメモリーセル2に対応する複数のチャネル6と、少なくとも2つのチャネル(図1に示す例では、チャネル6 a および6 bが少なくとも2つのチャネルに相当する。チャネル6 c および6 dについても同様)の上方に配置され、少なくとも2つのチャネルに対応する1つのゲート電極(図1に示す例では、チャネル6 a および6 b に対応するゲート電極7 a。同様に、ゲート電極7 b は、チャネル6 c および6 d に対応する1つのゲート電極である)とを含むトランジスタである。また、メモリーセル2に記録された情報に応じてチャネルの電気的特性(例えば、電気抵抗値)が異なることによって、トランジスタ5の電気的な出力が異なっている。トランジスタ5は半導

体基板 9 の表面に形成されている。なお、図1におけるSはソース電極、Dはドレイン電極であり、説明を分かりやすくするためにハッチは省略する。以降の図においても同様である。また、チャネル 6 a ~ 6 d は、ノーマリーオフのトランジスタ 5 の場合、ゲート電極 7 に所定の値以上の電圧を印加することによって形成される領域である。

## [0045]

従来の代表的なメモリである半導体メモリ(例えば、DRAM、SRAMなど)では、上述したような構成を有しているため、単位情報(1ビット)ごとに(即ち、チャネルごとに)少なくとも1つゲート電極を設ける必要があり、複数のチャネルでゲート電極を共有することは困難であった。また、SRAMでは、理論上、1ビットの情報に対してトランジスタが2個必要である。即ち、1ビットの情報に対してゲート電極は2個必要である。これらの理由から、従来のメモリでは、さらなる高集積化には制約があった。

#### [0046]

これに対して、本発明のメモリ素子では、情報が記録されるメモリーセル2と、メモリーセル2に記録された情報を読み出す検知回路4とが独立しているため、複数のチャネル6の間でゲート電極7を共用することができる。このため、ゲート電極7への配線を減らすことができ、メモリ素子1内の配線を簡略化することができる。即ち、本発明のメモリ素子を用いることによって、より高集積のメモリを形成することも可能である。また、図1に示す例のように、トランジスタ5が、ゲート電極7と半導体基板との間に絶縁膜8(ゲート絶縁膜)が配置されたMOSトランジスタである場合、その製造過程において、絶縁膜8をエッチングなどによって除去する面積を少なくすることができる。絶縁膜8をエッチングなどによって除去する面積を少なくすることができる。絶縁膜8をエッチングなどによって除去する面積を少なくすることができる。絶縁膜8をエッチングする際には、多少なりともトランジスタ5がダメージを受ける可能性がある(例えば、エッチングによって形成された絶縁層8の端面が劣化する。ゲート電極7の端面からも劣化の可能性がある)ため、本発明のメモリ素子とすることによって、このようなダメージが抑制され、より特性の安定したメモリ素子とすることができる。

[0047]

また、本発明のメモリ素子では、メモリーセル1つにつき少なくとも1ビットの情報を記録することができるため、1つのトランジスタで多ビットの情報を検知することができる。よって、多値化されたメモリ素子とすることもできる。例えば、図1に示す例では、トランジスタ1つ、ゲート電極2つに対して少なくとも4ビットのメモリ素子とすることができる。

#### [0048]

なお、トランジスタ5中に含まれるチャネル6の数は特に限定されない。メモリ素子1として必要な特性に応じて任意に設定すればよい。また、ゲート電極7の数も特に限定されない。メモリ素子1として必要な特性に応じて任意に設定すればよい。さらに、1つのゲート電極7に対応するチャネル6の数も、少なくとも1つのゲート電極7が少なくとも2つのチャネル6に対応している限り、特に限定されない。メモリ素子1として必要な特性に応じて任意に設定することができる。

#### [0049]

メモリーセル2とトランジスタ5との距離は、メモリーセルに記録された情報 に応じて、トランジスタ5の電気的な出力が異なる限り、特に限定されない。具 体例は後述する。

# [0050]

図2は、本発明のメモリ素子の別の一例を示す模式断面図である。図2に示すメモリ素子1では、トランジスタ5が、自らが含む複数のチャネル6a~6dの上方に配置された1つのゲート電極7を有している。その他の構成は、図1に示すメモリ素子1と同様である。

# [0051]

このようなメモリ素子では、図1に示す例よりもさらにゲート電極の数を減らすことができる。このため、さらに特性の安定したメモリ素子とすることができる。また、このようなメモリ素子を用いることによって、より高集積のメモリを形成することも可能である。図2に示す例では、トランジスタ1つ、ゲート電極1つに対して少なくとも4ビットのメモリ素子とすることができる。

# [0052]

本発明のメモリ素子では、メモリーセル2に記録された情報に応じて、トランジスタ5の電気的な出力が異なればよいが、その電気的な出力の種類は特に限定されない。例えば、メモリーセル2に記録された情報に応じて電気抵抗値が異なるトランジスタ5であればよい。このようなメモリーセル2とトランジスタ5との組み合わせの一例は、後述する。

## [0053]

図3に本発明のメモリ素子のまた別の一例を示す。図3に示すメモリ素子1では、ゲート電極7とドレイン電極とが共通となっている。その他の構成は図2に示すメモリ素子1と同様である。このようなメモリ素子とすることによって、図2に示すメモリ素子1と同様の効果を得ることができる。また、ゲート電極7とドレイン電極とを共通にすることによって、さらに配線を簡略化したメモリ素子1とすることができる。なお、ゲート電極7とドレイン電極とは完全に一体化している必要はなく、ゲート電極7とドレイン電極とが等電位であればよい。

#### [0054]

図4に本発明のメモリ素子のさらにまた別の一例を示す。図4に示すメモリ素子1では、ゲート電極7と半導体基板9との間に配置されている(より具体的には、ゲート電極7とチャネル6a~6dとの間に配置されている)絶縁層8の面積が、ゲート電極7の面積よりも大きい。その他の構成は図2に示すメモリ素子1と同様である。このようなメモリ素子とすることによって、図2に示すメモリ素子1と同様の効果を得ることができる。また、絶縁層8の面積をゲート電極7の面積よりも大きくすることによって、製造工程において絶縁層8をエッチングする面積を小さくすることができる。このため、より特性の安定したメモリ素子とすることができる。

# [0055]

また、図4に示す例では、絶縁層8は、ソース電極およびドレイン電極の双方に接している。より具体的には、絶縁層8は、ソース電極およびドレイン電極が配置されている領域を除いたトランジスタ5のp-層、n+層の表面すべてに配置されている。また、絶縁層8は、チャネル6a~6d上にも配置されている。このようなメモリ素子1では、製造工程において、絶縁層8をエッチングする面積

を最小限にすることができる。このため、より特性の安定したメモリ素子とする ことができる。

## [0056]

本発明のメモリ素子では、検知回路4が、複数のトランジスタ5を含んでいて もよい。このようなメモリ素子の一例を図5に示す。

## [0057]

図5に示すメモリ素子1では、検知回路4が複数のトランジスタ5 a および5 b を含んでいる。また、隣り合った一組のトランジスタ5 a および5 b において、一方のトランジスタ5 a のゲート電極7と、他方のトランジスタ5 b のソース電極とが共通であってもよい。このようなメモリ素子1とすることによって、上述した効果の他、各電極への配線をより簡略化することができる。このため、より高集積のメモリを形成することができる。

## [0058]

検知回路4が複数のトランジスタ5を含む場合、その組み合わせ、配線の構造などは特に限定されない。検知回路4として必要な特性に応じて(またはメモリ素子1として必要な特性に応じて)任意に設定すればよい。

# [0059]

図1~図5に示す例では、トランジスタ5のソース電極の表面と、ゲート電極7の表面と、ドレイン電極の表面とはほぼ同一の高さにある。このようなメモリ素子1は、同一の製造プロセスで形成できる(即ち、例えば、各電極を同一の工程で形成することもできる)ため、製造工程数の削減とコストダウンが可能になる。なお、ほぼ同一の高さとは、例えば、各電極の表面と、チャネルおよび n+層の表面との距離の差が、10 nm~100  $\mu$  mの範囲にあることをいう。

# [0060]

なお、図 $1\sim$ 図5に示す例では、トランジスタ5はMOSトランジスタであるが、本発明のメモリ素子1では、トランジスタ5はMOSトランジスタに限定されない。チャネルと、チャネルに対応したゲート電極とを有するトランジスタである限り、一般的なトランジスタを用いることができる。また、図 $1\sim$ 図5に示す例は、nチャネル形トランジスタであるが、pチャネル形トランジスタであっ

てもよい。その他、例えば、ゲート電極は金属であっても、ポリシリコン電極であってもよい。ゲート絶縁膜は、 $SiO_2$ からなる膜の他に、ハフニウムシリケート(HfSiON)などからなる膜であってもよい。また、検知回路 4 は、トランジスタ 5 の電気的な出力の変化を検知するための回路をさらに含んでいてもよい。

#### [0061]

本発明のメモリ素子1では、トランジスタ5にマルチゲート型トランジスタを用いてもよい。短チャネル効果を抑制することができるため、メモリ素子をより微細化することができる。このため、より高集積のメモリを形成することができる。なお、マルチゲート型トランジスタとは、例えば、FinFEPに代表されるデュアルゲートトランジスタや、3重ゲート構造を有するトライゲートトランジスタであればよい。

#### [0062]

本発明のメモリ素子では、メモリーセル2が、不揮発性の固体メモリであってもよい。不揮発性のメモリ素子1とすることができる。以下、メモリーセル2が 不揮発性の固体メモリである例を示す。

## [0063]

図6は、本発明のメモリ素子1の一例を示す模式断面図である。図6に示すメモリ素子1では、メモリーセル2が磁性体11を含んでいる。また、制御部3は、磁性体11に磁界を印加して磁性体11の磁化状態を変化させることによって情報を記録する磁界発生部12を含んでいる。また、検知回路4はトランジスタ5を含み、トランジスタ5は磁性体11の磁化状態に応じて電気的な出力が異なっている。例えば、磁性体11の磁化状態に応じて電気抵抗値が異なるトランジスタ5であればよい。

# [0064]

このようなメモリ素子では、磁界発生部12で発生させた磁界によって、磁性体11の磁化状態(例えば、磁化方向13や磁化の大きさなど)を変化させることができる。例えば、磁界発生部12に電気信号を入力し、入力した電気信号に対応した磁界を磁性体11に印加すれば、磁性体11の磁化状態を上記電気信号

に対応した磁化状態とすることができる。磁性体11の磁化状態は、先ほどと方向などが異なり、しかも、磁性体11の保磁力よりも大きい磁界が磁界発生部12によって磁性体11に新たに印加されるまで変化しない。また、トランジスタ5によって、磁性体11の磁化状態に応じて異なる電気信号を出力することができる。即ち、図6に示す構成とすることによって、メモリーセル2である磁性体11を記憶媒体、磁界発生部12を記憶媒体に情報を記録する書き込み部、検知回路4を記憶媒体に記録された情報を再生する読み出し部とするメモリ素子とすることができる。

#### [0065]

従来の代表的なRAMである半導体メモリの構成とは異なり、図6に示すメモリ素子1では、記憶媒体である磁性体11に、磁性体11の磁化状態の形で情報が保存される。このため、繰り返し記録、再生を行った場合にも特性が安定したメモリ素子とすることができる。また、磁性体11の磁化状態が変化する速度は、磁性体11の構成、磁界発生部12の構造および構成などによっては、100msec~1psec程度のオーダーとすることが可能である。このため、書き込み速度に優れるメモリ素子とすることができる。また、磁性体11に用いる磁性材料を選択することによって、耐熱性などの耐環境特性に優れるメモリ素子や、記録した情報の不揮発性に優れるメモリ素子、出力特性に優れるメモリ素子、生産性に優れるメモリ素子など、特性を選択したメモリ素子とすることもできる。磁性体11の具体例とその効果については、後述する。

# [0066]

また、図6に示すメモリ素子1の構成は、MRAMの構成とも異なっている。MRAMでは、メモリ素子1と同様に、磁性体の磁化状態の形で情報が保存される。しかし、MRAMでは、非磁性層と、その非磁性層を狭持する一対の磁性層を含む多層構造が必要であるのに対して(MRAMでは、上記一対の磁性層における磁化方向の相対角度の形で情報が保存される)、メモリ素子1では、このような多層構造は必ずしも必要ではない。最も単純な例では、例えば、磁性体11が単一の磁性材料からなる一層構造の磁性体であってもよい。また、MRAMのように多層構造にした場合のnmオーダーでの膜厚の制御も必ずしも必要ではな

い。このため、図6に示す構成とすることによって、特性が安定した、生産性に優れるメモリ素子とすることができる。なお、本明細書において、磁性層とは磁性材料を含む層であり、磁性体は少なくとも一層の磁性層を含んでいるとする。

## [0067]

図6に示すメモリ素子1の各部分について説明する。

#### [0068]

トランジスタ 5 と磁性体 1 1 との距離は、磁性体 1 1 の磁化状態に応じて磁性体 1 1 から生じる磁束 1 4 がトランジスタ 5 によって検知できる限り、特に限定されない。磁性体 1 1 の磁性的な特性、トランジスタ 5 の特性などに応じて任意に設定すればよい。例えば、1 0 n m  $\sim$  1 0 0  $\mu$  m の範囲、より好ましくは、5 0 n m  $\sim$  1  $\mu$  m の範囲であればよい。

#### [0069]

トランジスタ 5 は、S i などからなる半導体基板 9 の表面に形成することができるため、本発明のメモリ素子 1 は、一般的な半導体加工プロセスを用いて製造することができる。このため、量産性に優れ、低コストで製造が可能なメモリ素子 1 とすることができる。

# [0070]

半導体基板 9 は、その表面にトランジスタ 5 を形成できる限り、特に限定されない。例えば、結晶シリコンからなる半導体基板を用いればよい。II b 族元素、III b 族元素、V b 族元素、VI b 族元素などの不純物をドープした半導体基板であってもよい。その他、半導体基板としては、例えば、G a N、G a P、G a A s などのIII b 族元素および V b 族元素を含む化合物半導体からなる基板を用いてもよい。また、Z n S、Z n S e などのII b 族元素および VI b 族元素を含む化合物半導体からなる基板を用いてもよい。また、絶縁層を含む S O I (S i l i c o n o n i n s u l a t o r) 基板であってもよい。

# [0071]

なかでも、結晶シリコンからなる半導体基板を用いた場合、従来の半導体加工 プロセスを用いて大口径シリコンウェハーを一括処理すれば、同一ウェハー上に 大量のメモリ素子を同時に形成することもできる。このため、より量産性に優れ るメモリ素子とすることができる。また、SOI基板を用いた場合、トランジスタの小型化が可能となり、より小型のメモリ素子を得ることができる。なお、半導体基板9の厚さは、特に限定されない。

#### [0072]

図 6 に示す例では、絶縁体 10 が配置されている。絶縁体 10 を配置することによって、各部分間の電気的な絶縁を保つことができる。絶縁体 10 としては、例えば、 $SiO_2$ 、SiN、ZnS、 $ZnS-SiO_2$ 、70 その他、カルコゲン化物、 $7aO_2$ などの酸化物、 $7aO_2$ などの酸化物、 $7aO_2$ などの酸化物、 $7aO_2$ などの酸化物、 $7aO_2$ などの酸化物、 $7aO_2$ などの空化物、あるいは、複数のこれらの化合物を含む材料などを用いればよい。なお、絶縁体 10 は必ずしも必要ではなく、必要に応じて各部分に配置すればよい。

## [0073]

ここで、検知回路4がトランジスタ5を含む場合、磁性体11から生じる磁束 14によってトランジスタ5の電気抵抗値が異なる原理について説明する。図7 は、図6に示すトランジスタ5を、磁性体11の側から見た模式図である。トラ ンジスタ5のゲート電極7に所定の値以上の電圧を加えれば、ゲート電極7近傍 のp-領域にチャネル6a~6dが形成される。チャネル6a~6dが形成され ることによって、ドレイン電極側からソース電極側へ電流15が流れることにな る。ここで、磁性体11から生じる磁束がチャネル6a~6dに加わっていない 場合、図7 (a) に示すように、電流15はチャネル6a~6dを介してほぼま っすぐにソース電極へと流れる。これに対し、磁束がトランジスタ5に加わると 、図7 (b) に示すように、磁束と電流とが相互作用し、電流が流れる方向が変 化する(電流に対してローレンツ力が働く)。この変化の度合いは、トランジス タ5に加わる磁束の状態によって異なる。例えば、磁束の大きさが大きくなれば 、電流が流れる方向の変化の度合いも大きくなる。また、電流が流れる方向が変 化する度合いが大きいほど、電流の程路長が大きくなると考えられる。即ち、ト ランジスタ5に加わる磁束の状態に応じて電流の程路長に差が生じることによっ て、トランジスタ5の電気抵抗値が変化するといえる。このため、図6に示すメ モリ素子1において、チャネル6a~6dに対応する磁性体11a~11dの磁 化状態(例えば、磁化方向13a~13d)が各々異なれば、それに応じてチャ

ネル6 a ~ 6 dに加わる磁束 1 4 a ~ 1 4 d も各々異なり、トランジスタ 5 の電気抵抗値は様々に変化しうる。図 6 に示す例では、磁性体 1 1 は 4 つ配置されているので、トランジスタ 5 の電気抵抗値の閾値を適正に設定すれば、最低 4 ビットを表現できる多値化されたメモリ素子 1 とすることができる。なお、この説明からわかるように、メモリーセルと、トランジスタのチャネルとが「対応している」とは、メモリーセルおよびトランジスタのチャネルが、相互作用を有する位置に配置されていることをいう。また、相互作用とは、トランジスタの電気的な出力(例えば、電気抵抗値)を変化させることができる作用をいう。

## [0074]

なお、トランジスタ5の電気抵抗値の変化の度合いは、例えば、磁性体11の磁化状態(磁化方向13や磁化の大きさなど)、磁性体11とトランジスタ5との距離、磁性体11およびトランジスタ5の大きさ、磁性体11とトランジスタ5との位置関係などを調節することによって制御することができる。また、トランジスタ5の電気抵抗値の変化の度合いに応じて、上記閾値を設定すればよい。

## [0075]

次に、磁界発生部12について説明する。

## [0076]

図6に示すメモリ素子1において、磁界発生部12は、磁性体11に磁界を印加することによって磁性体11の磁化状態(例えば、磁化方向13や磁化の大きさなど)を変化させることができる限り、その構造、構成などは特に限定されない。磁性体11の磁性的な特性、磁性体11のサイズ、磁性体11との距離などに応じて任意に設定すればよい。

# [0077]

本発明のメモリ素子の別の一例を図8に示す。図8に示すメモリ素子1は、磁界発生部12が磁界を誘起する配線15を含んでいる。このようなメモリ素子1では、配線15に電流を流すことによって磁界を発生させ、磁性体11の磁化状態を変化させることができる。例えば、配線15に流す電流の方向を反転させれば、磁性体11の磁化方向を容易に反転させることができる。また、配線15に流れる電流は、回路の構成によっては、100ns~1psecのオーダーで変

化させることができる(即ち、磁性体11の磁化状態を同等の速度で変化させることができる)ため、書き込み速度に優れるメモリ素子とすることができる。

## [0078]

配線 15 に用いる材料は、導電性材料である限り、特に限定されない。例えば、W、Cu、Ag、Au、AlTi、Al、Ptなどを含む材料や、これらの材料から選ばれる少なくとも 1 種を含む合金材料などを用いればよい。また、配線 15 の太さ、形状などは特に限定されない。メモリ素子として必要な特性に応じて、任意に設定すればよい。太さは、例えば、断面積にして 100 n m $^2$ ~1 m m $^2$ の範囲である。形状は、例えば、その断面が矩形状、円状、楕円状、台形状などであればよい。より具体的には、その断面が矩形状である場合、その長辺が 10 n m $^2$ ~1 0 0  $\mu$  mの範囲、短辺が 1 n m $^2$ ~5 0  $\mu$  mの範囲である。この場合、長辺および短辺のどちらが磁性体 1 1 に面していてもよい。

#### [0079]

配線15と磁性体11との距離は、磁性体11の磁化状態を変化させることができる限り、特に限定されない。メモリ素子として必要な特性に応じて、任意に設定すればよく、例えば、100μm以下の範囲であり、好ましくは、10μm以下の範囲である。また、配線15と磁性体11とが接していてもよく、この場合、配線15において発生した磁界をより効率よく磁性体11に印加することができる。このため、書き込み速度がより高速なメモリ素子とすることができる。なお、上述したが、配線15と磁性体11とが直接接することによって、電気的な短絡などの問題が発生する場合には、配線15と磁性体11との間に絶縁体などの別の材料を配置してもよい。また、配線15と磁性体11との間に、有機材料や気泡など配置することによって絶縁を保ってもよい。このとき、気泡を真空にする、あるいは、気泡に不活性ガスを封入すれば、より絶縁性を向上させることができる。

# [0080]

また、配線15の磁性体11に対する位置は、磁性体11に磁界を印加でき、かつ、磁性体11から生じる磁束がトランジスタ5に到達するのを妨げない限り、特に限定されない。図8に示すように、磁性体11の側方に配置されていても

よいし、配線15とトランジスタ5とによって磁性体11を狭持する位置に配置 されていてもよい。

## [0081]

また、図8に示すメモリ素子1では、配線15は磁性体11の周囲にコイル状に捲回して配置されている。このようなメモリ素子では、より効率よく磁性体11に磁界を印加することができる。このため、より書き込み特性に優れるメモリ素子とすることができる。

#### [0082]

配線15をコイル状に捲回する形状は、磁性体11に磁界を印加できる限り、特に限定されない。例えば、図9(a)および図9(b)に示すように、磁性体11を捲回してもよい。なお、図9は、図8に示すメモリ素子1を上方(図8に示す矢印Aの方向)から見た図であり、図9では、磁性体11と配線15以外の部分は省略している。

## [0083]

また、図9に示す配線15は、薄膜を加工して形成した配線であってもよい。例えば、配線15を構成する材料からなる薄膜を形成し、エッチングなどによりコイルの形状を形成すれば、薄膜を加工して形成したコイル状の配線15を得ることができる。このようなコイル状の配線15は、集積が容易で、また、形状の自由度が高いため、より効率よく磁性体11に磁界を印加することができる。このため、より書き込み特性に優れるメモリ素子とすることができる。なお、この場合、薄膜の厚さは、例えば、1nm~100μmの範囲である。コイルが矩形状である場合、形成した薄膜の厚さを、コイルの一辺の長さとすることができる

# [0084]

次に、磁性体11について説明する。

## [0085]

磁性体11は、少なくとも1層の磁性層を含んでいればよい。ここで、磁性層とは、磁性材料を含む層である。磁性体11に含まれる磁性層の厚さ、層の数などは、磁性体11として必要な特性に応じて任意に設定すればよい。例えば、単

一の磁性材料からなる一層構造の磁性体であってもよいし(この場合は、磁性層 = 磁性体である)、組成の異なる磁性層を複数積層して磁性体としてもよい。組成の異なる磁性層を複数含む磁性体とすることによって、より詳細に特性を制御したメモリ素子とすることができる。また、必要に応じて、磁性体 1 1 が、磁性層以外の層(例えば、非磁性層など)を含んでいてもよい。

#### [0086]

磁性体11の形状は、特に限定されない。また、1つのメモリ素子1に含まれる磁性体11の数も特に限定されない。多値化の程度や、トランジスタ5の形状などに応じて、任意に設定すればよい。

#### [0087]

磁性体110トランジスタ5に面している面に対して垂直な方向における磁性体110厚さは、特に限定されない。例えば、 $1nm\sim100\mu$ mの範囲であればよく、 $10nm\sim20\mu$ mの範囲が好ましい。磁性体110トランジスタ5に面している面の面積は、特に限定されない。例えば、 $10\mu$ m $^2$ 以下であればよく、 $20nm^2\sim2\mu$ m $^2$ の範囲が好ましい。なお、加工ルールの最小値は、数nm×数nmであり、このように微細加工した場合には、磁性体の厚さが薄いほど、より特性の安定したメモリ素子とすることができる。また、上記厚さが薄いほど、また、上記面積が小さいほど、より小型のメモリ素子とすることができる。メモリ素子が小型であるほど、より高集積のメモリとすることができる。

# [0088]

磁性体11に用いる磁性材料は、特に限定されない。例えば、フェリ磁性を有する磁性材料(フェリ磁性材料)あるいは強磁性を有する磁性材料(強磁性材料)を用いればよい。これらの磁性材料を用いた場合、磁界発生部12による磁性体11の磁化状態の変化をより容易に行うことができ、より書き込み特性に優れるメモリ素子1とすることができる。なかでも、フェリ磁性材料を用いた場合、磁性体11のトランジスタ5に面する面に対して垂直な方向に磁気異方性を付与できるため、磁性体11から生じる磁束をより大きくすることができ、より特性に優れるメモリ素子とすることができる。また、磁性体11に適度な保磁力を有する磁性材料(例えば、保磁力が、80A/m~3000A/mの範囲の材料)

を用いれば、磁界発生部12による作用が無くなった後でもより不揮発的に磁化 状態を保つことができる。即ち、より不揮発性に優れるメモリ素子1とすること ができる。

#### [0089]

フェリ磁性材料は、特に限定されず、例えば、希土類-遷移金属系磁性材料、 フェライトなどを用いればよい。また、強磁性材料は、特に限定されず、遷移金 属を含む酸化物からなる磁性材料などを用いればよい。

## [0090]

より具体的には、例えば、GdFeCoAl、GdFeCoCr、TbDyF eCoAl, TbDyFeCr, TbFeCoCr, TbHoFeCoAl, T bFeCo、TbHoFeCo、TbFeCoCr、FeCoCr、GdFeC oCr、TbFe、TbHoFe、TbCo、GdCo、GdTbFe、GdT bFeCo、GdTbHoFeCo、DyFeCo、GdFeCoSなどの希土 類-遷移金属系磁性材料(例えば、非晶質の形態)、あるいは、MnBi、Mn BiAl、PtMnSnなどのMn系磁性材料(例えば、多結晶の形態)、ある いは、ガーネット、PtCo、PdCo、PtFeなどの白金族-遷移金属系磁 性材料(例えば、合金の形態)、あるいは、Pt/Co、Pd/Co、Pt/F e などの金、白金族-遷移金属系磁性材料(例えば、周期構造合金の形態)、あ るいはFeフェライト、αFe、Coフェライト、NiZnフェライト、Coフ ェライト酸化物などのフェライトなどを用いればよい。これらの材料を単独で用 いて磁性体11を形成してもよいし、それぞれの磁性材料からなる磁性膜を複数 積層して磁性体11を形成してもよい。なお、上述の磁性材料の組成比は特に限 定されない。また、磁性体11の耐食性を改善するなどのために、上述の磁性材 料とは別に、Cr、Al、Ti、Pt、Nbなどの元素が磁性体に添加されてい てもよい。

# [0091]

本発明のメモリ素子では、磁性体11が、保磁力の異なる複数の成分を含む多元系の磁性材料(例えば、希土類-フェライト磁性材料など)を含んでいてもよい。より具体的には、例えば、SmCo、NdFeB、SmFeNなどを含んで

いてもよい。このような磁性体11を用いた場合、トランジスタ5にオフセット 磁界を印加することができる。このため、磁性体11の磁化状態に応じたトラン ジスタの電気的な出力の変化をより大きくすることができ、より読み出し特性に 優れるメモリ素子1とすることができる。なお、オフセット磁界およびその効果 については、後述する。

## [0092]


本発明のメモリ素子では、磁性体11の飽和磁化の値が極大となる温度が80℃~300℃の範囲であってもよい。このような磁性体を用いた場合、80℃以上の高温においても特性の劣化が少ない、耐熱性に優れるメモリ素子1とすることができる。このような磁性体は、例えば、TbFeCo、DyFeCo、TbGdFeCoなどである。

#### [0093]

一般に、磁性材料の飽和磁化( $M_{\rm S}$ )の値は温度によって変化し、なかでもフェリ磁性材料の場合、固有の温度領域で極大となる。図10~図12に、温度に対する磁性材料の飽和磁化( $M_{\rm S}$ )の値の変化の例を示す。

## [0094]

図10に示す例では、およそ0℃において飽和磁化の値が極大となっている。図11に示す例では、およそ120℃において飽和磁化の値が極大となっている。また、図12では、およそ120℃において飽和磁化の値が極大となっている磁性材料例(a)と、およそ250℃程度まで飽和磁化の値がほぼ一定であり、キュリー温度が500℃以上の磁性材料例(b)とを示している。磁性体11のトランジスタ5に面する面に対して垂直な方向に磁化を有する材料では、飽和磁化の値が大きいほど、磁性体11から生じる磁束が大きいと考えられるため、図10に示す磁性材料の例では、およそ0℃において磁性体11から生じる磁束が最も大きくなると考えられる。即ち、図10に示す磁性材料を含む磁性体11とすることによって、0℃付近において特性の劣化が少ないメモリ素子とすることができる。また、同様に、図11に示す磁性材料を含む磁性体11とすることによって、一40℃程度以下での低温での特性に優れるメモリ素子とすることができる。同様に、図12に示す磁性材料を含む磁性体11とすることによって、1



## [0095]

図10および図11に示すような飽和磁化の変化を示す磁性材料は、例えば、 遷移金属リッチな組成のTbFeCo、TbDyFeCoなどである。また、図 12に示すような飽和磁化の変化を示す磁性材料は、例えば、TbFeCo、G dTbFeCoなどである。また、本発明のメモリ素子では、これら飽和磁化が 極大となる温度が異なる磁性材料を複数組み合わせた磁性体であってもよい。異 なる磁性材料を組み合わせる比率は、磁性体として必要な特性に応じて任意に設 定すればよい。

#### [0096]


本発明のメモリ素子では、磁性体のキュリー温度が100℃以上であってもよく、好ましくは300℃以上であってもよい。このような磁性体を用いた場合、図12に示すように、100℃程度以上の高温での特性に優れるメモリ素子とすることができる。

#### [0097]

また、本発明のメモリ素子は、磁性体のキュリー温度以上の高温を付加することによって、記録した情報を消去できるメモリ素子とすることもできる。なお、この場合、素子をキュリー温度以下の温度に戻せば、再びメモリ素子として使用することができる。例えば、磁性体のキュリー温度が100℃である場合、100℃程度の温度を付加することによって素子が記録した情報を消去することができる。このため、情報の一括消去が容易に行えるメモリ素子とすることができる

# [0098]

本発明のメモリ素子では、磁性体11が、磁性体11のトランジスタ5に面している面に対して垂直な方向に磁束の成分を有していてもよい。即ち、磁性体11が、トランジスタ5を流れる電流の方向に対して垂直な方向に磁束の成分を有していてもよい。トランジスタ5を流れる電流とは、より具体的には、例えば、ドレイン電極とソース電極との間を流れる電流である。また、トランジスタ5を流れる電流の方向に対して垂直な方向とは、例えば、ドレイン電極とソース電極



## [0099]

上述したように、トランジスタ5を流れる電流と磁性体11から生じる磁束14とが相互作用することによって、トランジスタ5の電気的な出力が変化する。その相互作用は、上記電流の流れる方向と磁束14の方向とが直交する場合に最も大きくなる。よって、このような磁性体11とすることによって、よりトランジスタ5の電気的な出力の変化が大きい、読み出し特性に優れるメモリ素子1とすることができる。

## [0100]

本発明のメモリ素子では、磁性体11が、W、Ti、TiWなどの金属膜で被覆されていてもよい。これらの金属膜によって、磁性体11を保護し、磁性体11と、磁性体11の周囲に配置されている材料との相互作用を抑制することができる。このため、より特性が安定したメモリ素子1とすることができる。なお、上記金属膜は、磁性体11の表面のすべてを被覆している必要はなく、磁性体11の表面における必要な領域のみ被覆していればよい。

## [0101]

本発明のメモリ素子の別の一例を図13に示す。図13に示すメモリ素子1は、トランジスタ5にオフセット磁界を印加する磁界発生部(以下、オフセット磁界発生部、という)16をさらに含んでいる。このような構成とすることによって、よりトランジスタ5の電気的な出力の変化が大きい、読み出し特性に優れるメモリ素子1とすることができる。ここで、オフセット磁界とその効果について説明する。

# [0102]

## [0103]



## [0104]

オフセット磁界の方向および大きさは、特に限定されない。磁性体11の磁性的な特性、トランジスタ5との距離などに応じて、任意に設定すればよい。例えば、磁性体11のトランジスタ5に面している面に対して垂直な方向に成分を有する磁束であってもよい。即ち、トランジスタ5を流れる電流の方向に対して垂直な方向に成分を有する磁束であってもよい。また、その成分の大きさは、例えば、1mT~10Tの範囲であればよい。

# [0105]

オフセット磁界発生部16の位置は、磁性体11から生じる磁束がトランジスタ5に到達するのを妨げず、また、磁界発生部である配線15から磁性体11に印加する磁界を妨げない限り、特に限定されない。例えば、図13に示すように、オフセット磁界発生部16とトランジスタ5とによって磁性体11を狭持するように配置されていてもよい。この場合、オフセット磁界をより効率よくトランジスタ5に印加することができ、読み出し特性に優れるメモリ素子とすることができる。また、この場合、オフセット磁界発生部16の大きさ(例えば、膜厚)を任意に設定することができるため、必要なオフセット磁界を容易に得ることができる。



## [0106]

オフセット磁界発生部16の構成および構造は、トランジスタ5に一定の強さおよび方向でオフセット磁界を加えられる限り、特に限定されない。例えば、オフセット磁界発生部16が、磁性体11のトランジスタ5に面している面に対して垂直な方向に磁束の成分を有する強磁性体を含んでいてもよい。即ち、オフセット磁界発生部16が、トランジスタ5を流れる電流の方向に対して垂直な方向に磁束の成分を有する強磁性体を含んでいてもよい。この場合、オフセット磁界を発生させるために電力が不要であり、より消費電力の少ないメモリ素子1とすることができる。強磁性体は、例えば、NdFeB、SmFeN、NdFeAlなどを用いればよい。

## [0107]

また、オフセット磁界発生部16に含まれる強磁性体は、その磁化方向が一方向に着磁されていてもよい。この場合、オフセット磁界がより安定するため、より特性の安定したメモリ素子とすることができる。

## [0108]

また、図13に示すメモリ素子1では、軟磁性体からなるステム17と軟磁性体からなるシールド18とをさらに含んでいる。ステム17は、半導体基板9のトランジスタ5および磁性体11に面する面とは反対側に、シールド18は、オフセット磁界発生部16のトランジスタ5および磁性体11に面する面とは反対側に配置されている。このようなメモリ素子では、シールド18とステム17とを含む閉磁路を形成することができるため、外部からのノイズなどに強く、また、特性に優れるメモリ素子とすることができる。

# [0109]

ステム17およびシールド18を配置する領域の大きさは、特に限定されない。必要に応じて、任意に設定すればよい。例えば、メモリ素子1の全体、あるいはトランジスタ5の全体を覆うようにステム17およびシールド18を配置してもよい。なお、ステム17およびシールド18は、必ずペアである必要はなく、どちらか一方のみを配置してもよい。

# [0110]

また、ステム17を配置する位置は、メモリ素子1としての機能が維持できる限り、特に限定されない。例えば、トランジスタ5の磁性体11に面する面とは反対側に配置されていてもよい。同様に、シールド18を配置する位置は、メモリ素子1としての機能が維持できる限り、特に限定されない。例えば、シールド18とトランジスタ5とによって磁性体11を狭持するように配置されていてもよい。

#### [0111]

ステム17およびシールド18の厚さは、特に限定されない。また、磁性体1 1の近傍とその他の領域とで厚さを変更してもよい。

## [0112]


ステム17およびシールド18に用いられる材料は、特に限定されない。例えば、Fe、パーマロイなどに代表される、Fe、CoおよびNiから選ばれる少なくとも1種を含む合金、混合材料などを用いればよい。

## [0113]

さらに、図13に示すメモリ素子1では、全体を囲むようにパッケージ19が配置されている。パッケージ19を配置することによって、メモリ素子1の全体に耐衝撃性を与えたり、メモリ素子1の内部への埃などの侵入を抑制したりできる。パッケージ19に用いる材料は、特に限定されない。例えば、エポキシアクリレート樹脂、ウレタン樹脂、その他、紫外線硬化型樹脂、熱硬化型樹脂、ホットメルト系接着剤などを用いればよい。また、これらを組み合わせて用いてもよい。なお、本発明のメモリ素子1では、オフセット磁界発生部16、ステム17、シールド18およびパッケージ19は、すべてを一度に配置する必要はなく、必要に応じて選択的に配置すればよい。

# [0114]

本発明のメモリ素子の別の一例を図15に示す。図15に示すメモリ素子1は、複数のメモリーセル2として磁性体11を複数含んでいる。また、メモリーセル2である複数の磁性体2は、トランジスタ5の1つのチャネル6に対応して複数配置されている(例えば、図15に示す例では、チャネル6aに対して磁性体11eおよび11f)。また、複数の磁性体11の各々に対応した制御部(磁界



#### [0115]

この場合、1つのチャネル6に対応する磁性体11間の距離(例えば、磁性体 11eと11fとの距離)は、例えば、1nm~10μmの範囲であればよい。

#### [0116]

また、磁界発生部は、図15に示すような配線15に限らず、それぞれの磁性体11の磁化状態を変化させることができる限り、特に限定されない。また、1つ1つの磁性体11に対応した配線15を配置するのではなく、磁性体11をいくつかのグループに分別し、それぞれのグループに対応した配線15を配置してもよい。なお、図15に示す例では、磁性体11の間に絶縁体10が配置されているが、必要に応じて別の機能を有する層を配置してもよい。また、その層は一層に限らず、特性が異なる複数の層を配置してもよい。

## [0117]


また、1つのチャネル6に対応する磁性体11の数は、図15に示す2つに限らず、任意に設定することができる。ただし、トランジスタ5の電気抵抗値を変化させるためには、トランジスタ5から最も遠い位置にある磁性体11と、トランジスタ5との距離は、例えば、10 nm~100  $\mu$  mの範囲程度である必要がある。

## [0118]

本発明のメモリについて説明する。

# [0119]

本発明のメモリ素子を用いたメモリの一例を図16に示す。図16に示すメモリ51では、メモリ素子1は、2本の直交するビット線52の交点にマトリクス状に配置されている。ビット線52は情報読出用導体線に相当し、2本の直交するビット線52に信号電流を流すことによって、メモリ素子1から情報を読み出すことができる。情報は、ON状態となったビット線52がクロスする位置に配



## [0120]

また、図示していないが、図16に示すメモリ51では、メモリ素子1は、2本の直交するワード線の交点にもマトリクス状に配置されている。ワード線は情報記録用導体線に相当し、2本の直交するワード線に信号電流を流すことによって、メモリ素子1に情報を書き込むことができる。情報は、ON状態となったワード線がクロスする位置に配置されたメモリ素子に書き込まれる。読み込みの場合と同様に、信号のON、OFFはデコーダによって制御することができる。

#### [0121]

また、図16に示すメモリ51では、メモリ素子1の電気的な出力を参照するための素子55が少なくとも1つ配置されている。素子55は、メモリ素子1の電気的な出力の基準となる素子である。より具体的には、例えば、電気抵抗値の基準となるトランジスタを含む素子であればよい。さらに具体的には、このような素子として、例えば、消磁状態にあるメモリ素子を用いてもよい(即ち、複数のメモリ素子1のうち、少なくとも1つのメモリ素子1を消磁状態とすればよい)。このような素子を少なくとも1つ含むことによって、より相対精度に優れ、読み出し時に誤動作確率の少ないメモリとすることができる。

# [0122]

なお、本発明のメモリでは、メモリ素子の配置方法などは、特に限定されない。例えば、半導体メモリなどの一般的なメモリで用いられているメモリ素子の配置方法を適用すればよい。また、各メモリ素子へのアドレスの割り振りなどの方法についても同様であり、例えば、一般的なメモリで用いられている方法を適用すればよい。例えば、ビット線とワード線を共用させたり、センス線をさらに配置したりしてもよい。

## [0123]

図17を参照して、本発明のメモリ素子の動作についてさらに説明する。図17には、本発明のメモリ素子における読み出し動作の基本例が示されている。また、メモリ素子としては、図8に記載のメモリ素子1を想定している。

# [0124]

図17に示すように、メモリ素子1の読み出し時には、ビット線52を通してトランジスタのドレイン電極(図17に示すD)からソース電極(図17に示すS)へと電流を流し、その際の抵抗を抵抗値測定回路によって検知することによって磁性体11a~11dに記録された情報が読み出される。ドレイン電極からソース電極への電流は、ゲート電極(図17に示すG)に所定の電圧以上の電圧を印加することによって、流すことができる。なお、図17に示すトランジスタでは、ドレイン電極とベース電極(図17に示すB)とが電気的に接続されている。なお、本発明のメモリでは、メモリ素子の読み出し方法は、図17に示す例に限定されない。

#### [0125]

本発明のメモリ素子の製造方法について説明する。


#### [0126]

本発明のメモリ素子の製造方法は、

- (i) 複数のチャネルと、少なくとも2つの前記チャネルの上方に配置され、 前記少なくとも2つのチャネルに対応する1つのゲート電極とを含むトランジス タを含む検知回路を、半導体基板の表面に形成する工程と、
- (ii) メモリーセルと前記半導体基板とによって前記検知回路を挟むように、 前記メモリーセルを前記検知回路の近傍に形成する工程と、
- (iii) 前記メモリーセルの近傍に、前記メモリーセルに情報を記録する制御部を形成する工程とを含んでいる。また、上記(ii) の工程において、前記メモリーセルは、前記チャネルに対応するように形成される。このような製造方法とすることによって、特性に優れるメモリ素子を得ることができる。

## [0127]

本発明の製造方法では、トランジスタを含む検知回路の形成には、一般的なトランジスタおよび回路の形成方法を用いればよい。また、メモリーセルの形成にも、一般的な方法を用いればよい。例えば、メモリーセルが磁性体を含む場合、磁性材料の形成には、一般的な成膜手法(例えば、スパッタリング、真空蒸着など)を用いることができる。制御部の形成にも一般的な手法を用いればよい。例



## [0128]

また、それぞれの工程において、形状を形成するための微細加工には、一般的な方法を用いればよい。例えば、フォトリソグラフィーの手法を用いてレジストを形成し、エッチングを行うことによって微細加工を行えばよい。その他、イオンミリングなど一般的な手法を用いることができる。

## [0129]

また、本発明のメモリ素子の製造方法では、各部に用いる材料、各部の位置関係などは、上述した材料、位置関係などに従えばよい。例えば、メモリーセルが上述した磁性体であり、上記(ii)の工程において、メモリーセルを、メモリーセル(磁性体)から生じる磁束を検知回路が検知するように検知回路の近傍に形成してもよい。図6に示すような特性に優れるメモリ素子を得ることができる。

## [0130]

本発明の製造方法では、トランジスタが、複数のチャネルの上方に配置された 1つのゲート電極を有していてもよい。このような製造方法とすることによって 、図2に示すような特性に優れるメモリ素子を得ることができる。

# [0131]

また、本発明の製造方法では、トランジスタが、MOSトランジスタであってもよい。また、トランジスタにおけるソース電極の表面と、ゲート電極の表面と、ドレイン電極との表面とが同一の高さにあってもよい。

## [0132]

本発明の製造方法では、メモリーセルが上述した磁性体であり、半導体基板が 軟磁性体からなるステム上に形成されていてもよい。このような製造方法とする ことによって、図13に示すような特性に優れるメモリ素子を得ることができる

# [0133]

本発明の製造方法では、メモリーセルが上述した磁性体であり、上記(iii) の工程の後に、 (a) 強磁性体からなる層を形成する工程をさらに含み、

その強磁性体は、磁性体のトランジスタに面している面に対して垂直な方向に 磁束の成分を有していてもよい。このような製造方法とすることによって、図1 3に示すような、オフセット磁界発生部を有する、特性に優れるメモリ素子を得 ることができる。なお、強磁性体を形成する方法は特に限定されない。例えば、 磁性材料の形成方法と同様の手法を用いればよいし、必要に応じて、エッチング などの微細加工を行ってもよい。

#### [0134]

本発明のメモリ素子の製造方法では、メモリーセルが上述した磁性体であり、 上記 (iii) の工程の後に、

(b) 軟磁性体からなるシールドを形成する工程をさらに含んでいてもよい。 このような製造方法とすることによって、図13に示すような特性に優れるメモリ素子を得ることができる。なお、シールドを形成する方法は特に限定されない。例えば、磁性材料の形成方法と同様の手法を用いればよいし、必要に応じて、エッチングなどの微細加工を行ってもよい。

#### [0135]

本発明のメモリ素子の製造方法では、上記(ii)の工程において、検知回路に含まれるトランジスタの1つのチャネルに対して複数のメモリーセルを形成してもよい。このような製造方法とすることによって、図15に示すようなメモリ素子を得ることができる。なお、トランジスタの1つのチャネルに対応して複数のメモリーセルを形成するためには、例えば、上記(ii)の工程と、上記(iii)の工程とを必要な回数繰り返せばよい。

## [0136]

本発明のメモリを実際に使用したデバイスの例について説明する。本発明のメ モリは、例えば、以下に示すような応用が考えられる。

## [0137]

図18は、本発明のメモリを備えるコンピュータの構成の一例を示す模式図である。図18に示すコンピュータ101は、記憶装置として本発明のメモリ51 を備えている。



上述したように、本発明のメモリ51は、メモリを構成するメモリ素子に含まれる磁性体を選択することなどによって、様々な特性を有するメモリとすることができる。例えば、耐熱性に優れる、耐環境特性に優れる、情報の不揮発性に優れる、読み出し特性に優れる、書き込み特性に優れるなどの特性を選択することができる。このため、本発明のメモリを備えることによって、より信頼性に優れ、性能に優れるコンピュータとすることができる。なお、図18に示すコンピュータが備える他のデバイスが本発明のメモリを備えていてもよい。この場合も、同様の効果を得ることができる。

#### [0139]


図19は、本発明のメモリを備えるサーバの構成の一例を示す模式図である、図19に示すサーバ102は、記憶装置として本発明のメモリ51を備えている。図18に示す例と同様に、本発明のメモリを備えることによって、より信頼性に優れ、性能に優れるサーバとすることができる。なお、図19に示すサーバが備える他のデバイスが本発明のメモリを備えていてもよい。この場合も、同様の効果を得ることができる。

#### [0140]

図20は、本発明のメモリを備える車載システムの一例を示す模式図である。 図20に示す車載システム103では、図示はしていないが、様々なデバイスが 本発明のメモリを備えている。例えば、図20に示すコーデック、ITS処理器 、コントローラ、信号処理器、第1の光ディスク装置、第2の光ディスク装置な どが本発明のメモリを含んでいる。図18に示す例と同様に、本発明のメモリを 備えることによって、車載という高温や振動による使用環境が厳しい条件下でも 、より信頼性に優れ、性能に優れる車載システムとすることができる。

## [0141]

図21は、本発明のメモリを備える情報処理システムの構成の一例を示す模式 図である、図21に示す情報処理システム104は、記憶装置として本発明のメ モリ51を備えている。図18に示す例と同様に、本発明のメモリを備えること によって、より信頼性に優れ、性能に優れる情報処理システムとすることができ



#### [0142]

図22は、本発明のメモリを備える車載システムの別の一例を示す模式図である。図22に示す車載システム105では、記憶装置として本発明のメモリ51を備えている。また、図示はしていないが、その他様々なデバイスが本発明のメモリを備えている。例えば、図22に示すコーデック、光ディスク装置などが本発明のメモリを備えている。図18に示す例と同様に、本発明のメモリを備えることによって、車載という高温や振動による使用環境が厳しい条件下でも、より信頼性に優れ、性能に優れる車載システムとすることができる。

#### [0143]

図23は、本発明のメモリを備える携帯端末の一例を示す模式図である。図23に示す携帯端末106では、記憶装置として本発明のメモリ51を備えている。図18に示す例と同様に、本発明のメモリを備えることによって、より信頼性に優れ、性能に優れるサーバとすることができる。なお、図23に示す携帯端末が備える他のデバイスが本発明のメモリを備えていてもよい。この場合も、同様の効果を得ることができる。

## [0144]

図24は、本発明のメモリを備えるコンピュータおよび/またはサーバを含むサーバシステムの一例を示す模式図である。図24に示すサーバシステム107は、サーバシステム107を構成するコンピュータおよび/またはサーバの記憶装置として本発明のメモリを備えている。図18に示す例と同様に、サーバシステムに含まれるコンピュータおよび/またはサーバが本発明のメモリを備えることによって、より信頼性に優れ、性能に優れるサーバシステムとすることができる。

## [0145]

図25は、本発明のメモリを備えるコンピュータおよび/またはサーバを含むサーバシステムを含むインターネット網108である。

## [0146]



以上のように、本発明によれば、特性に優れるメモリ素子とその製造方法を提供できる。また、本発明のメモリ素子を用いることによって、特性に優れるメモリを提供できる。

#### 【図面の簡単な説明】

- 【図1】 本発明のメモリ素子の一例を示す模式断面図である。
- 【図2】 本発明のメモリ素子の一例を示す模式断面図である。
- 【図3】 本発明のメモリ素子の一例を示す模式断面図である。
- 【図4】 本発明のメモリ素子の一例を示す模式断面図である。
- 【図5】 本発明のメモリ素子の一例を示す模式断面図である。
- 【図6】 本発明のメモリ素子の一例を示す模式断面図である。
- 【図7】 本発明のメモリ素子における電気的な出力の変化の一例を説明するための模式図である。
  - 【図8】 本発明のメモリ素子の一例を示す模式断面図である。
- 【図9】 本発明のメモリ素子における磁性体と磁界発生部との関係の一例を示す模式図である。
- 【図10】 磁性体における温度と飽和磁化の値との関係の一例を示す図である。
- 【図11】 磁性体における温度と飽和磁化の値との関係の一例を示す図である。
- 【図12】 磁性体における温度と飽和磁化の値との関係の一例を示す図である。
  - 【図13】 本発明のメモリ素子の一例を示す模式断面図である。
  - 【図14】 オフセット磁界を説明するための図である。
  - 【図15】 本発明のメモリ素子の一例を示す模式断面図である。
  - 【図16】 本発明のメモリの一例を示す模式図である。
  - 【図17】 本発明のメモリにおける基本動作の一例を示す模式図である。
  - 【図18】 本発明のメモリの応用の一例を示す模式図である。
  - 【図19】 本発明のメモリの応用の一例を示す模式図である。

- 【図20】 本発明のメモリの応用の一例を示す模式図である。
- 【図21】 本発明のメモリの応用の一例を示す模式図である。
- 【図22】 本発明のメモリの応用の一例を示す模式図である。
- 【図23】 本発明のメモリの応用の一例を示す模式図である。
- 【図24】 本発明のメモリの応用の一例を示す模式図である。
- 【図25】 本発明のメモリの応用の一例を示す模式図である。

#### 【符号の説明】

- 1、1a メモリ素子
- 2 メモリーセル
- 3 制御部
- 4 検知回路
- 5、5a、5b トランジスタ
- 6、6a、6b、6c、6d チャネル
- 7、7a、7b ゲート電極
- 8 絶縁膜
- 9 半導体基板
- 10 絶縁体
- 11、11a、11b、11c、11d、11e、11f 磁性体
- 12 磁界発生部
- 13、13a、13b、13c、13d 磁化方向
- 14、14a、14b、14c、14d 磁束
- 15 配線
- 16 オフセット磁界発生部
- 17 ステム
- 18 シールド
- 19 パッケージ
- 51 メモリ
- 52 ビット線
- 53、54 デコーダ




- 101 コンピュータ
- 102 サーバ
- 103、105 車載システム
- 104 情報処理システム
- 106 携带端末
- 107 サーバシステム
- 108 インターネット網




図面

# 【図1】




【図2】






【図3】




【図4】






【図5】







# 【図6】



# 【図7】












# 【図8】




【図9】








【図11】




【図12】







【図13】
















# 【図15】




# 【図16】










【図18】

























【図23】






【図24】





【図25】





#### 【書類名】 要約書

#### 【要約】

【課題】 半導体メモリ素子および磁気抵抗効果素子 (MRAM) などの従来のメモリ素子とは構成が異なる、特性に優れるメモリ素子とその製造方法を提供する。また、特性に優れるメモリを提供する。

【解決手段】 情報を保持する複数のメモリーセルと、メモリーセルに情報を記録する制御部と、メモリーセルの近傍に配置され、かつ、メモリーセルから情報を読み出す検知回路とを含み、検知回路はトランジスタを含み、トランジスタは、複数のメモリーセルに対応する複数のチャネルと、少なくとも2つのチャネルの上方に配置され、少なくとも2つのチャネルに対応する1つのゲート電極とを含み、メモリーセルに記録された情報に応じてチャネルの電気的特性が異なることによって、トランジスタの電気的な出力が異なるメモリ素子とする。

#### 【選択図】 図1



特願2003-188057

出願人履歴情報

識別番号

[000005821]

1. 変更年月日 [変更理由]

1990年 8月28日 新規登録

住所氏名

大阪府門真市大字門真1006番地

松下電器産業株式会社